100M數據總線應視為高頻信號

至於這個時鍾信號的頻率只有8K,問題不大。數據總線的值通常由控制信號或時鍾信號的特定邊沿采樣。只要我們努力保持足夠的建立時間和在這個邊緣的保持時間,即使在這個范圍之外有幹擾或者超調(當然超調不應該超過芯片可以承受的最大電壓),也不會有太大的效果。但是,時鍾信號的頻率再低(其實頻譜范圍很寬),它的邊沿是關鍵,必須保證它的單調性,跳躍時間要在一定范圍內。

IVE重點加強物聯網課程,提供電腦及電子工程高級文憑課程,緊貼香港發展智慧城市的需要,於配備最新符合物聯網標準的軟件和設備的IoT創新科技中心,全面裝備學生為未來發展作好準備。既然是數字信號,邊緣越陡越好,邊緣越陡,頻譜范圍越寬,高頻部分的能量越大;信號的頻率越高,越容易輻射(比如微波無線電台可以做成手機,而長波無線電台很多國家都做不出來),越容易幹擾其他信號,有線傳輸質量越差,可以盡量使用低速芯片。

為了保證清潔供電,去耦電容越多越好。一般來說,去耦電容越多,供電就越穩定,但過多也有成本浪費、布線困難、沖擊電流過大等缺點。設計去偶電容器的關鍵是選擇合適的容量,並將其放在合適的位置。一般的芯片手冊對去偶電容的設計有一定的參考價值,最好按照說明書來做。

信號匹配真的很麻煩,怎麼才能匹配好呢?一般原理是,當信號在導線上的傳輸時間超過其跳躍時間時,信號的反射是重要的。信號反射的原因是線路阻抗不均勻造成的。匹配的目的是使驅動端、負載端和傳輸線的阻抗接近,但能否很好的匹配與pCB上信號線的拓撲結構有很大關系。一個分支、一個通孔、一個拐角、一個連接器,不同位置與傳輸線上地線之間距離的改變將改變阻抗。而這些因素都會使反射波形極其複雜,難以匹配,所以高速信號只采用點對點的方式,盡量減少通孔、拐角等問題。

相關文章:

這塊電路板的pCB設計要求不高,所以用細一點的線

程序只需要穩定即可

對於這個FpGA來說,還有那麼多的路要走

降低功耗是硬件人員的事,而不是軟件的事

存儲器接口的時序是制造商的默認配置

Leave a Reply

Your email address will not be published. Required fields are marked *